Requested Patent:

JP62092361A

Title:

SHORT CHANNEL CMOS ON 110 CRYSTAL PLANE;

Abstracted Patent:

. US4857986;

Publication Date:

1989-08-15;

Inventor(s):

KINUGAWA MASAAKI (JP);

Applicant(s):

TOKYO SHIBAURA ELECTRIC CO (JP);

Application Number:

US19860884962 19860714;

Priority Number(s):

JP19850232253 19851017;

IPC Classification:

H01L27/02; H01L29/04;

Equivalents:

ABSTRACT:

A monocrystalline silicon substrate having a (110) crystal plane is prepared. A CMOS transistor is formed on this substrate. An N channel MOS transistor and a P channel MOS transistor are formed in the surface of the semiconductor substrate. In each of these transistors the channel length is 1.5 mu m or less and the velocity saturation phenomenon of electrons is outstanding.

⑩ 公 開 特 許 公 報 (A) 昭62-92361

@Int.Cl.⁴

識別記号

庁内整理番号

砂公開 昭和62年(1987)4月27日

H 01 L 27/08

102

6655-5F

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 相補型半導体装置

到特 願 昭60-232253

愛出 願 昭60(1985)10月17日

川崎市幸区小向東芝町1番地 株式会社東芝総合研究所内

⑪出 願 人 株式会社東芝 川崎市幸区堀川町72番地

砂代 理 人 弁理士 鈴江 武彦 外2名

明 椒 智

1. 発明の名称

相補型半導体装置

2. 特許請求の範囲

(1) 結晶方位が(100)以外の表面を有する単結晶シリコン基板と、この基板表面に設けられた実効チャネル長が1.0m以下のNチャネル型MOSトランジスタと、前配基板表面に設けられたPチャネル型MOSトランジスタとを具備することを特徴とする相補型半導体装置。

(2) 単結晶シリコン選板の表面の結晶方位が (110) であることを特徴とする特許請求の範 囲第1項記載の相補型半導体装置。

3. 発明の詳細な説明

(発明の技術分野)

本発明は相補型半導体装置に関し、特にC(相補型)MOSトランジスタに係わる。

(発明の技術的背景とその問題点)

周知の如く、微糊なMOSトランジスタでは速度飽和現象が起り、微糊化しても例えばスケーリ

ング則から期待される程度の高性能が拥持できない。従って、同じプロセスを用いても多くの電流を動が得られる方法が非常に望まれている。一方、今までNMOSプロセスからの伝統でCMOSプロセスも(100)両方位をもったシリコン基板のまたに構築されていた。この理由としてがよいこと、及び電子の移動度が高く多くの電流を得ることができることが挙げられる。

しかしながら、従来技術によれば、以下に示す 因野点を有する。

①NMOSトランジスタでは、実効チャネル長が1.〇点以下になると、第2回に示す如く、速度飽和現象が著しくなり、この飽和速度の面方位依存性が小さいことから、電流圏の両方位による差がなくなる。なお、第2回において、縦軸は単位実効チャネル幅当たりの五極間電流比

(Ipp/Weffratio、但し(100)= 1))、機舶は実効チャネル長である。

②一方、PMOSトランジスタでは、ホールの

- 1 -

速度的和が比較的起りにくい。従って、実効チャネル長が1.〇m以下になっても、第3図に示す如くホールの移動度の差による電流量の面方位依存性が存在し、有効質量の差で説明されるように(1〇〇)面での電波量が一番小さい。

(発明の目的)

本発明は上記事情に鑑みてなされたもので、従来と比べ多くの電流量が得られる相補型半導体装置を提供することを目的とする。

(発明の概要)

本発明者は、第2因及び第3回の特性図にもと
すいて、以下の点を究明した。

①NMOSトランジスタの実効チャネル長が 1. 0 四以下になった場合、 CMOSトランジス タは(100)面以外の面上に形成した方が NMOSトランジスタの電流量は(100)面並 に応く、 PMOSトランジスタは(100)面並 りはるかに高い電流量が得られるため、全体とし ての電流量が著しく増加する。

②世来、(100)面を用いたもう1つの大き

- 3 -

(発明の実施例)

以下、本発明の一実施例に係るCMOSトランシスタを製造工程順に第1図(a)~(c)を参照して説明する。

(1)ます、(110)を表面として持つ比抵抗20・cmのN型のシリコン結板1にピーク温度2×10¹⁰cm²で接合深さ3mmのPウェル2を形成した。つづいて、選択酸化法により、前記基板1の表面にフィールド酸化製3を所定の方法により形成した(第1図(a)図示)。

(2)次に、前記基板1及びPウェル2の表面に厚さ200人のゲート酸化膜4を形成した。つづいて、リソグラフィー技術によりNチャネル領域をレジスト(図示せず)で稼い、Pチャネル領域にパンチスルー防止のためのイオン注入即ちリンを加速電圧280KeV、ドース量

 な利点である界面単位の少ないということは、現在の進んだ酸化技術による界面単位の数そのものの低下と、微細化が進んでケート容量(Cox)が増大することによって界面単位Nssのしきい値に与える影響(ΔVt = qNss/Cox)が小さくなったことを考えられると、次第に利点としての価値がなくなりつつある。

以上より、本発明者は、従来適り(100)而を使ってNMOSトランジスタの実効チャネル長が1.0m以下のCMSトランジスタを形成すると、電波量が多くとれずむしろ(100)而以外特に(110)面を用いた方が良いことを究明した

即ち、本発明は、結晶方位が(100)以外の表面を有する単結晶シリコン基板と、この基板表面に設けられたチャネル長が1.〇 m以下のNチャネル型のMOSトランジスタと、前記基板表面に設けられたPチャネル型のMOSトランジスタとを具備し、電流量の向上を図ったことを骨子とする。

- 4 -

を除去し、リソグラフィー技術によりPチャネル 領域をレジストで狙い、Nチャネル領域にパンチ スルー防止のためのイオン注入即ちポロンイオン を加速電圧80KeV、ドース面6×101 * cm 4 の条件でイオン住入し、ひきつづきしきい 餡 合せのためのイオン注入即ちポロンを加速電圧 35KeV、ドーズ量1×101 2 cm 3 の条件で イオン注入した。更に、レジストを除去し、全面 に厚さ4000人の多結晶シリコン菌を(図示せ す)をCVD法により堆積した。この後、この多 格晶シリコン層に 9.0 0.°C で 3.0 分間 P O C l 3 中でリンを拡散し、パターニングして多精品シリ コンからなるゲート常植5を形成した。ひきつづ き、Nチャネル領域をレジストで覆い、セルファ ラインで P チャネル領域に B F 2 * イオンを加速 電圧50KeV、ドーズ風5×101 5 cm 2 の条 件でイオン注入した。更に、レジストを除去した 後、Pチャネル領域をレジストで覆い、Nチャネ ル領域にAS+イオンを加速電圧50KeV、ド - ス量 5 × 1 O 1 B cm 2 の条件でイオン往入した この後、レジストを除去し、900℃、 N 2 で3 0 分間アニールし、活性化して P ウェル 2 にN * 型のソース・ドレイン領域 6 、7 を形成するとともに、基板 1 に P * 型のソース・ドレイン領域 8 、9 を形成した(第 1 図(D)図示)。

(3)次に、全面にCVD法により路間絶縁機としての厚さ5000人のSIO2 膜10を堆積した。つづいて、前記ソース・ドレイン領域6~9上のSiO2 膜10を選択的に開口し、全面とり上のSiO2 により堆積した。更に、パッシペーションVV でも2…を形成した。更に、パッシペーションVV でも2…を形成した。更に、パッシペーションCV D 法により堆積しCMOSトランジスクを製造した(第1図(c) 阿示)。

本発明に係る C M O S トランジスタは、 第 1 図 (c) に示す如く、 結晶方位 (1 1 0) を表面と してもつ N 型の単結晶シリコン基板 1 に P ウェル 2 を設け、この P ウェル 2 表面に N ・ 型の ソース

- 7 -

第1図(a)~(c)は本発明の一実施例に係るCMOSトランジスタを製造工程順に示す断面図、第2図は従来のNMOSトランジスタにおける単位実効チャネルはとの関係を示す特性図、第3図は従来のPMOSトランジスタにおける単位実効チャネル観当りの五極問電流比と実効チャネル長との関係を示す特性図である。

1 … N 型の単結晶シリコン基板、 2 … P ウェル、 3 … フィールド酸化製、 4 … ゲート酸化膜、 5 … ゲート電板、 6 、 8 … ソース領域、 7 、 9 … ドレイン領域、 10 … S i O 2 膜(層間絶縁膜)、 11 … コンタクトホール、 12 … A & 配線、 13 … P S G 膜(パッシベーション膜)。

出願人代理人 弁理士 鈴江武彦

・ドレイン領域6、7及びゲート電板5等からなるNチャネル型MOSトランジスタを設け、、更額にP・型のソース・ドレインネルをですがある。マーチをできる。マーチをでは、できる。マーチをは、ないのでは、ないでは、ないのでは、ないでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないでは、ないのでは、ないのでは、ないでは、ないのではないでは、ないではないのでは、ないのでは、ないのでは、ないのでは、ないのではないでは、ないのではないでは、ないのではないで

なお、上記実施例では、シリコン基板の表面の 結晶方位が(110)である場合について述べた が、これに限定されるものではない。例えば、

(211)、(322)等でもよい。

(発明の効果)

以上詳述した如く本発明によれば、従来と比べ 多くの電流量を得られる数額な相補型半導体装置 を提供できる。

4. 図面の簡単な説明

-8-

